

Teeme ise protsessori

ehk kuidas progeda rauda

Anti Sullin


<http://emperor.dyn.ee>

Tevalo elektroonikahuviliste kokkutulek 2006

Programmeeritav loogika

- PLD [programmable logic device]
- PLA [programmable logic array]
- PAL [programmable array logic]


AND-OR massiiv, mõnel ka trigerid väljundis. Tavaliselt püsimäluga. Realiseerib kuni mõnisada loogikaelementi. Sobib loogikafunktsoonide realiseerimiseks, sùgav loogika vajab väleid tagasisideühendusi.



Programmeeritav loogika (2)

- CPLD [Complex Programmable Logic Device]


Hulk PLD sõlmesid + programmeeritavad ühendused. Tavaliselt püsimäluga (Flash). Realiseerib mõnituhat loogikaelementi. Programmeeritavad ühendused võimaldavad mõningast tagasisidet. I/O blokid võimaldavad programmeeritavaid ja/või kahesuunalisi ühendusi



Programmeeritav loogika (3)

- FPGA [field programmable gate array]

Loogikamassiivid maatriks koos väga mitmekülgsest programmeeritavate ühendustega. Võimaldab väga sùgavat loogikat ja suurel määral tagasisidestatud süsteemide realiseerimist. Tavaliselt muutmäluga. Realiseerivad kümneid tuhandeid kuni miljoneid loogikaelemente, sisaldavad lisaks veel riistvaralisi registreid, korruiteid, summaatoreid jne.



VHDL [VHSIC Hardware Description Language]

- Programmeerimiskeel
- Süntaksi pooltest Ada järglane
- Sünteesitav süntaks vs simuleeritav süntaks
- Moodulite tugi
 - Lihtne koodi partitsioneerimine ja taaskasutamine
- Riistvara paralleelsuse tugi
- Avalik standard: IEEE 1076 1987/93/02

VHDL [VHSIC Hardware Description Language]

- Erinevad kirjeldustasemed:
 - Käitumuslik
 - Registersiirete tase
 - Boole'i võrrandid
 - Loogikalülitid
- Top-Down disaini metoodikate kasutamine
 - Käitumuslikul tasemel spetsifitseerimine programmina
 - Testimine ja valideerimine käitumusliku taseme suhtes koos simuleerimisega

Sünteesitav kood

- Ajalised viited ei ole sünteesitavad
- Muutujate tüübide on piiratud
- Keeruline aritmeetika ei ole toetatud
 - Tuleb ise teha bitthaaval
- Sünteesida ei saa jadamisi täidetavat koodi

Muutujad riistvaras


1. Muutuja == sünkroonne triger (Flip-flop):
 - kui muutujat omistatakse mingi signaali frondil
2. Muutuja == asünkroonne triger (Latch):
 - kui muutuja väärthus ei ole programmi igas harus määratud, st igas harus ei omistata
3. Muutuja == juhe
 - kui muutuja on igas harus määratud teiste muutujate poolt (st mälu ei ole vaja)

Varjatud registrite probleem

- Kõik koodi harud peavad olema kaetud
 - ka need, kuhu kood mitte kunagi ei saa sattuda!
 - kasutades mitmeivalentset loogikat, ka kõik erinevad loogikanivood!
- Lahendus: igas if / switch konstruktsioonis kasutada else haru.
- Vahetulemusi ei tohi arvutada tingimuslikus harus:
 - paralleelse loogika sünteesil ei mängi omistamiste järjekord mingit rolli!

Esimene näide

- Riistvara süntees kasutades skeemiredaktorit.




Teine näide

- Riistvara süntees VHDL'is

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity skeem is
Port ( d0 : in STD_LOGIC;
       d1 : in STD_LOGIC;
       s : in STD_LOGIC;
       g : in STD_LOGIC;
       y : out STD_LOGIC);
end skeem;

architecture RTL of skeem is
signal mux_out : std_logic;
signal triger_out : std_logic;
begin
mux_out <= d0 when s = '0' else d1;
triger: process(mux_out, g) begin
if g = '1' then
   triger_out <= mux_out;
end if;
end process triger;
y <= s and triger_out;
end RTL;
```



Kolmas näide

- Keerulisem riistvara – protsessorikene
 - 4-bit andmesiin
 - 4-bit i/o aadressisiin
 - 8-bit programmimälu aadressisiin
 - 16 registrit
 - 16 sõna muutmälu
 - 1 IPC
 - MOV, AND, OR, NOT, ADD, ADC, SUB, SBC, IN, OUT, LDI, LD, ST, JMP, JZ, JNZ

Materjale

- The VHDL Cookbook
<http://tams-www.informatik.uni-hamburg.de/vhdl/doc/cookbook/VHDL-Cookbook.pdf>
- XESS Inc näidiskoodid
<http://www.xess.com/>
- OpenCores: LGPL hardware
<http://www.opencores.org/>


```

end if;
end process;

-- RAM output demux
mem_out_1 <= mem(0) when mem_1 = "0000" else
mem(1) when mem_1 = "0001" else
mem(2) when mem_1 = "0010" else
mem(3) when mem_1 = "0011" else
mem(4) when mem_1 = "0100" else
mem(5) when mem_1 = "0101" else
mem(6) when mem_1 = "0110" else
mem(7) when mem_1 = "0111" else
mem(8) when mem_1 = "1000" else
mem(9) when mem_1 = "1001" else
mem(10) when mem_1 = "1010" else
mem(11) when mem_1 = "1011" else
mem(12) when mem_1 = "1100" else
mem(13) when mem_1 = "1101" else
mem(14) when mem_1 = "1110" else
mem(15);

mem_in=>reg_out_1;

----- ALU - ARITHMETIC AND LOGIC UNIT

-- ADDER / SUBTRACTER
-- one adder is here, its input and output is switched below for
multiple functions
process (add_x, add_y, add_c)
begin
    -- result has one extra bit - carry out
    add_r <= ("0"&add_x) + ("0"&add_y) + ("0000"&add_c);
end process;

-- ALU CORE
process (alu_x, alu_y, c, alu_op, add_r)
begin
    alu_c <= '0'; --default carry flag

    add_x <= alu_x; -- default adder connections
    add_y <= alu_y; -- everything must be always connected
somewhere
    add_c <= c;

    -- actual alu result is multiplexed from different
-- functional blocks depending on the command given
case alu_op is
    when "000" => alu_r <= alu_y;          -- mov: r <=
    y
    when "001" => alu_r <= alu_x and alu_y;   -- and: r <=
    x and y
    when "010" => alu_r <= alu_x or alu_y;    -- or: r <= x
or y
    when "011" => alu_r <= not alu_y;        -- not: r<=not y
not: r<=not y
    when "100" =>
(r,c) <= x + y
    add_c <= '0';
    alu_r <= add_r(3 downto 0);
    alu_c <= add_r(4);
    when "101" =>
(r,c) <= x - y
    add_c <= '1';
    add_y <= not alu_y;
    alu_r <= add_r(3 downto 0);
    alu_c <= add_r(4);
    when "110" =>
(r,c) <= x * y
    add_c <= '1';
    add_y <= not alu_y;
    alu_r <= add_r(3 downto 0);
    alu_c <= add_r(4);
    when others =>
(r,c) <= x - y - c
    add_c <= not c;
    add_y <= not alu_y;
    alu_r <= add_r(3 downto 0);
    alu_c <= add_r(4);
    end case;
    alu_z <= alu_r(3) or alu_r(2) or alu_r(1) or alu_r(0); -- next
zero flag
end process;

-- ALU input is hardwired to register file output at the moment
alu_x <= reg_out_1;
alu_y <= reg_out_2;

----- PROCESSOR CORE - COMMAND DECODER UNIT
process (cmd, pc, z, outdemux)
begin
    -- default values (can be changed later, nothing can be left
unconnected)
    writereg <= (others >> '0'); -- no bits are latched to
register
    writerem <= (others >> '0'); -- no bits are latched to memory
    next_pc <= pc + 1; -- next
    command address
    in_strobe <= '0';
    out_strobe <= '0';
    reg_in_sel <= "00"; -- register file input
port is connected to alu output
    writec <= '0'; -- disable latching
    flags on next clock
    writez <= '0';

    if cmd(11) = '0' then
        writereg <= outdemux; -- alu op - every command writes to
register file register selected by outdemux (=x)
        writec <= '1'; -- every
    command updates flags
        writez <= '1';
    else
        case cmd(10 downto 8) is -- not alu command
            when "000" => -- read data from in port
                in_strobe <= '1'; -- indicate external hardware that read
occurs on next clk
                reg_in_sel <= "10"; -- switch register file input to
external input
                writereg <= outdemux;
            when "001" => -- write data to out port
                out_strobe <= '1'; -- indicate external hardware to
read data from output port on next clk
            when "010" => -- load immediate
                reg_in_sel <= "11"; -- switch reg file input to
immediate operand from command code
                writereg <= outdemux;
            when "011" => -- load mem
                reg_in_sel <= "01"; -- switch reg file input to
memory output
                writereg <= outdemux;
            when "100" => -- store mem
                writemem <= outdemux; -- enable latching data at given
memory address
            when "101" => -- jmp
                next_pc <= cmd(7 downto 0);
            when "110" => -- jmp zero
                if z='1' then -- conditional jump
                    next_pc <= cmd(7 downto 0);
                end if;
            when others >> -- (111) jmp not zero
                if z='0' then -- conditional jump
                    next_pc <= cmd(7 downto 0);
                end if;
            end case;
        end if;
    end process;

    -- other direct connections
    const <= cmd(3 downto 0);

    outputport=>reg_out_1;
    port_id <= cmd(7 downto 4);

    reg_1 <= cmd(7 downto 4);
    reg_2 <= cmd(3 downto 0);

    mem_1 <= cmd(3 downto 0);

    alu_op <= cmd(10 downto 8);

end Behavioral;

LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

ENTITY mem IS
    port (
        a: IN std_logic_VECTOR(7 downto 0);
        spo: OUT std_logic_VECTOR(11 downto 0));
END mem;

ARCHITECTURE mem_a OF mem IS
begin
    cntr: process(a)
    begin
        case a is
            when "00000000" => spo <= "101000010001";
            when "00000001" => spo <= "101000000000";
            when "00000010" => spo <= "010000000001";
            when "00000011" => spo <= "100100000000";
            when others => spo <= "110100000010";
        end case;
    end process cntr;
END mem_a;

```